Docket No.: 67161-061 PATENT

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Application of

NIO -4 -1

Takashi KONO, et al.

Serial No.: : Group Art Unit:

Filed: July 24, 2003 : Examiner:

For: SEMICONDUCTOR MEMORY DEVICE HAVING A SUB-AMPLIFIER CONFIGURATION

CLAIM OF PRIORITY AND TRANSMITTAL OF CERTIFIED PRIORITY DOCUMENT

Mail Stop Patent Application Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Sir:

In accordance with the provisions of 35 U.S.C. 119, Applicant hereby claims the priority of:

Japanese Patent Application No. 2003-018366, filed January 28, 2003,

cited in the Declaration of the present application. A certified copy is submitted herewith.

Respectfully submitted,

MCDERMOTT, WILL & EMERY

Stephen A. Becker Registration No. 26,527

600 13th Street, N.W. Washington, DC 20005-3096 (202) 756-8000 SAB:km Facsimile: (202) 756-8087 CUSTOMER NUMBER 20277

Date: July 24, 2003

日本国特許庁 JAPAN PATENT OFFICE

67/61-06/ Takashi Konvetal. July 24,2003

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2003年 1月28日

出 願 番 号

Application Number:

特願2003-018366

[ST.10/C]:

[JP2003-018366]

出 願 人 Applicant(s):

三菱電機株式会社

2003年 2月25日

特許庁長官 Commissioner, Japan Patent Office



特2.003.-018366

【書類名】

特許願

【整理番号】

541633JP01

【提出日】

平成15年 1月28日

【あて先】

特許庁長官殿

【国際特許分類】

G11C 11/409

【発明者】

【住所又は居所】

東京都千代田区丸の内二丁目2番3号 三菱電機株式会

社内

【氏名】

河野 隆司

【発明者】

【住所又は居所】

東京都千代田区丸の内二丁目2番3号 三菱電機株式会

社内

【氏名】

濱本 武史

【特許出願人】

【識別番号】

000006013

【氏名又は名称】 三菱電機株式会社

【代理人】

【識別番号】

100064746

【弁理士】

【氏名又は名称】 深見 久郎

【選任した代理人】

【識別番号】 100085132

【弁理士】

【氏名又は名称】 森田 俊雄

【選任した代理人】

【識別番号】 100083703

【弁理士】

【氏名又は名称】 仲村 義平

【選任した代理人】

【識別番号】 100096781

【弁理士】

【氏名又は名称】 堀井 豊

【選任した代理人】

【識別番号】 100098316

【弁理士】

【氏名又は名称】 野田 久登

【選任した代理人】

【識別番号】 100109162

【弁理士】

【氏名又は名称】 酒井 將行

【手数料の表示】

【予納台帳番号】 008693

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 半導体記憶装置

【特許請求の範囲】

【請求項1】 行列状に配置される複数のメモリセルと、

前記複数のメモリセルの複数の行に対応して配置される複数のワード線と、

前記複数のメモリセルの複数の列に対応して配置される複数のビット線対と、

前記複数のビット線対に対応して設けられ、対応するビット線対の電位差を検 知増幅する複数のセンスアンプと、

前記複数のセンスアンプに共通して設けられるセンスアンプ駆動線と、

前記複数のビット線対に対応して設けられ、各々が対応するビット線と選択的 に接続される複数の第1のデータ線対と、

前記複数の第1のデータ線対の各々に対応して設けられる複数のサブアンプと を備え、

前記複数のサブアンプの各々は、

第1、第2および第3のトランジスタを含み、

前記第1のトランジスタは、制御端子が前記第1のデータ線対の一方線に接続され、第1の導通端子が前記第1のデータ線対の他方線に接続され、第2の導通端子が前記第3のトランジスタの第1の導通端子に接続され、

前記第2のトランジスタは、制御端子が前記第1のデータ線対の他方線に接続され、第1の導通端子が前記第1のデータ線対の一方線に接続され、第2の導通端子が前記第3のトランジスタの第1の導通端子に接続され、

前記第3のトランジスタは、制御端子から前記サブアンプの活性化タイミング 制御信号が入力され、第2の導通端子が前記センスアンプ駆動線に接続される、 半導体記憶装置。

【請求項2】 行列状に配置される複数のメモリセルと、

前記複数のメモリセルの複数の行に対応して配置される複数のワード線と、

前記複数のメモリセルの複数の列に対応して配置される複数のビット線対と、

前記複数のビット線対に対応して設けられ、対応するビット線対の電位差を検 知増幅する複数のセンスアンプと、 前記複数のセンスアンプに共通して設けられるセンスアンプ駆動線と、

前記複数のビット線対に対応して設けられ、各々が対応するビット線と選択的 に接続される複数の第1のデータ線対と、

前記複数の第1のデータ線対の各々に対応して設けられる複数のサブアンプと

前記複数の第1のデータ線対に対応して設けられ、読出し時に、対応する前記 第1のデータ線対の前記サブアンプを介して増幅されたデータを受ける複数の第 2のデータ線対とを備え、

前記複数のサブアンプの各々は、

第1、第2および第3のトランジスタを含み、

前記第1のトランジスタは、制御端子が前記第1のデータ線対の一方線に接続され、第1の導通端子が前記第2のデータ線対の一方線に接続され、第2の導通端子が前記第3のトランジスタの第1の導通端子に接続され、

前記第2のトランジスタは、制御端子が前記第1のデータ線対の他方線に接続され、第1の導通端子が前記第2のデータ線対の他方線に接続され、第2の導通端子が前記第3のトランジスタの第1の導通端子に接続され、

前記第3のトランジスタは、制御端子から前記サブアンプの活性化タイミング 制御信号が入力され、第2の導通端子が前記センスアンプ駆動線に接続される、 半導体記憶装置。

【請求項3】 アドレス信号に応じて前記複数の第1のデータ線対の各々と接続される前記ビット線対を選択するコラム選択信号を発生するコラムデコーダと、

前記コラムデコーダを活性化させるコラム選択イネーブル信号を受けて、前記 サブアンプの活性化タイミング制御信号を出力する制御信号発生回路とをさらに 備え、

前記制御信号発生回路は、前記コラム選択信号の活性化の後まで前記サブアンプの活性化タイミング制御信号の活性化を遅らせる遅延回路を含む、請求項1または2に記載の半導体記憶装置。

【請求項4】 前記サブアンプは、前記第1のデータ線対と前記第2のデー

タ線対との分離/接続を制御する入出力スイッチ回路をさらに含み、

前記入出力スイッチ回路は、

前記サブアンプの活性化タイミング制御信号の反転信号および入出力スイッチ信号が入力されるNAND回路と、

前記NAND回路からの出力を反転するインバータと、

前記インバータの入出力に応じて、前記第1のデータ線対と前記第2のデータ 線対とを分離/接続する第1および第2のトランスファゲート回路とを有する、 請求項2に記載の半導体記憶装置。

【請求項5】 行列状に配置される複数のメモリセルと、

前記複数のメモリセルの複数の行に対応して配置される複数のワード線と、

前記複数のメモリセルの複数の列に対応して配置される複数のビット線対と、

前記複数のメモリセルから読み出されるデータを検知増幅する複数のセンスアンプ帯と、

前記複数のセンスアンプ帯の各々と交差する複数のサブワード線ドライバ帯と を備え、

前記複数のセンスアンプ帯の各々は、

前記複数のビット線対に対応して設けられ、対応するビット線対の電位差を検 知増幅する複数のセンスアンプと、

前記複数のセンスアンプに共通して設けられるセンスアンプ駆動線と、

前記複数のビット線対に対応して設けられ、各々が対応するビット線と選択的 に接続される複数の第1のデータ線対とを含み、

前記複数の第1のデータ線対の各々に対応し、前記複数のセンスアンプ帯と前 記複数のサブワード線ドライバ帯との交差領域に各々設けられた複数のサブアン プをさらに備え、

前記複数のサブアンプの各々は、

第1、第2および第3のトランジスタを含み、

前記第1のトランジスタは、制御端子が前記第1のデータ線対の一方線に接続され、第1の導通端子が前記第1のデータ線対の他方線に接続され、第2の導通端子が前記第3のトランジスタの第1の導通端子に接続され、

前記第2のトランジスタは、制御端子が前記第1のデータ線対の他方線に接続され、第1の導通端子が前記第1のデータ線対の一方線に接続され、第2の導通端子が前記第3のトランジスタの第1の導通端子に接続され、

前記第3のトランジスタは、制御端子から前記サブアンプの活性化タイミング 制御信号が入力され、第2の導通端子が前記センスアンプ駆動線に接続される、 半導体記憶装置。

【請求項6】 行列状に配置される複数のメモリセルと、

前記複数のメモリセルの複数の行に対応して配置される複数のワード線と、

前記複数のメモリセルの複数の列に対応して配置される複数のビット線対と、

前記複数のメモリセルから読み出されるデータを検知増幅する複数のセンスアンプ帯と、

前記複数のセンスアンプ帯の各々と交差する複数のサブワード線ドライバ帯と を備え、

前記複数のセンスアンプ帯の各々は、

前記複数のビット線対に対応して設けられ、対応するビット線対の電位差を検 知増幅する複数のセンスアンプと、

前記複数のセンスアンプに共通して設けられるセンスアンプ駆動線と、

前記複数のビット線対に対応して設けられ、各々が対応するビット線と選択的 に接続される複数の第1のデータ線対とを含み、

前記複数のサブワード線ドライバ帯の各々は、

前記複数の第1のデータ線対に対応して設けられ、読出し時に、対応する前記 第1のデータ線対の前記サブアンプを介して増幅されたデータを受ける複数の第 2のデータ線対を含み、

前記複数の第1のデータ線対の各々に対応し、前記複数のセンスアンプ帯と前 記複数のサブワード線ドライバ帯との交差領域に各々設けられた複数のサブアン プをさらに備え、

前記複数のサブアンプの各々は、

第1、第2および第3のトランジスタを含み、

前記第1のトランジスタは、制御端子が前記第1のデータ線対の一方線に接続

され、第1の導通端子が前記第2のデータ線対の一方線に接続され、第2の導通端子が前記第3のトランジスタの第1の導通端子に接続され、

前記第2のトランジスタは、制御端子が前記第1のデータ線対の他方線に接続され、第1の導通端子が前記第2のデータ線対の他方線に接続され、第2の導通端子が前記第3のトランジスタの第1の導通端子に接続され、

前記第3のトランジスタは、制御端子から前記サブアンプの活性化タイミング 制御信号が入力され、第2の導通端子が前記センスアンプ駆動線に接続される、 半導体記憶装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

この発明は、半導体記憶装置に関し、より特定的には、DRAM (Dynamic Random Access Memory) に関する。

[0002]

【従来の技術】

従来の半導体記憶装置は、複数個のメモリセルアレイと、その各メモリセルアレイ内の複数個のセンスアンプ毎に設けられ、当該各センスアンプと一対のサブ入出力線とに接続される補助リードアンプとを備え、この補助リードアンプ内のトランジスタのソースに接続されている(たとえば、特許文献1参照)。

[0003]

【特許文献1】

特開平6-187782号公報(第37-38頁、図10)

[0004]

【発明が解決しようとする課題】

従来の半導体記憶装置は、上記の構成をとる場合、サブ入出力線をセンスアンプ内のトランジスタのソース電圧と等しくするためのプリチャージ回路を必ず必要とする。そのため、従来の半導体記憶装置は、このプリチャージ回路の分だけ余分に回路面積を必要とし、その結果、半導体記憶装置全体の回路面積が増大す

るとするという問題があった。

[0005]

それゆえに、この発明の目的は、省面積化が可能な半導体記憶装置を提供することである。

[0006]

【課題を解決するための手段】

この発明による半導体記憶装置は、行列状に配置される複数のメモリセルと、 複数のメモリセルの複数の行に対応して配置される複数のワード線と、複数のメ モリセルの複数の列に対応して配置される複数のビット線対と、複数のビット線 対に対応して設けられ、対応するビット線対の電位差を検知増幅する複数のセン スアンプと、複数のセンスアンプに共通して設けられるセンスアンプ駆動線と、 複数のビット線対に対応して設けられ、各々が対応するビット線と選択的に接続 される複数の第1のデータ線対と、複数の第1のデータ線対の各々に対応して設 けられる複数のサブアンプとを備える。複数のサブアンプの各々は、第1、第2 および第3のトランジスタを含む。第1のトランジスタは、制御端子が第1のデ ータ線対の一方線に接続され、第1の導通端子が第1のデータ線対の他方線に接 続され、第2の導通端子が第3のトランジスタの第1の導通端子に接続される。 第2のトランジスタは、制御端子が第1のデータ線対の他方線に接続され、第1 の導通端子が第1のデータ線対の一方線に接続され、第2の導通端子が第3のト ランジスタの第1の導通端子に接続される。第3のトランジスタは、制御端子か らサブアンプの活性化タイミング制御信号が入力され、第2の導通端子がセンス アンプ駆動線に接続される。

[0007]

【発明の実施の形態】

以下、この発明の実施の形態について図面を参照して詳しく説明する。なお、 図中同一または相当部分には同一符号を付してその説明は繰り返さない。

[0008]

図1は、この発明によるDRAMの主要部を概略的に示した図である。

図1に示したこの発明のDRAMは、基本マット1と、コラムデコーダ4と、

読出/書込制御回路5とを備える。

[0009]

基本マット1は、メインワード線とサブワード線とからなる階層ワード線構成を有し、コラム方向に配置されたサブワード線ドライバ帯2と、ロウ方向に配置されたセンスアンプ帯3とによって網目状に細分化されている。なお、図1にハッチングで示したサブワード線ドライバ帯2およびセンスアンプ帯3は、ともに複数の中の一本を一例として指し示したものである。また、基本マット1では、外部とデータをやり取りする入出力線も階層化された階層入出力線構成を採用しているものとする。

[0010]

コラムデコーダ4は、読出/書込時に外部から入力されるコラムアドレスに応じて、サブワード線ドライバ帯2の方向を走るコラム選択線CSLを選択する。 読出/書込制御回路5は、コラム選択線CSLによって選択された、センスアンプ帯3内のセンスアンプに対して、メモリセルアレイ内の階層入出力線(後に説明)を介して読出/書込動作を制御する。コラムデコーダ4および読出/書込制御回路5の具体的な回路構成の一部については後に述べる。

[0011]

コラム選択線CSL活性時にセンスアンプ帯3内のセンスアンプと接続される メモリセルアレイ内の第1の入出力線対をLIO線対と称する。LIO線対は、 特許文献1のサブ入出力線に対応し、センスアンプ帯3内を2ブロック分走る。 なお、図1ではセンスアンプ帯3はロウ方向に8分割されており、これはセンス アンプ帯3が4つのコラムブロックに分かれていることを意味する。

[0012]

これらLIO線対の上位階層で、読出/書込制御回路5から基本マット1の反対端まで延びるメモリセルアレイ内の第2の入出力線対をGIO線対と称する。 GIO線対は、サブワード線ドライバ帯2上を走り、同じ方向を走るコラム選択線CSLと領域を競合しないように配慮されている。これらLIO線対とGIO線対とを総称して階層入出力線と呼ぶ。

[0013]

GIO線1対は、基本マット1のセンスアンプ帯3内のたとえば半数のLIO線対と選択的に接続される。ここで「選択的に接続される」とは、活性化されたロウブロックに対応するセンスアンプ帯3に含まれるLIO線対だけがGIO線対と接続されることを意味する。すなわち、GIO線対とLIO線対との接続には、活性化されたロウブロックを指示する信号が関係する。

[0014]

このように、GIO線対はサブワード線ドライバ帯2上を走り、LIO線対は センスアンプ帯3内を走るため、両者の物理的な接続は、サブワード線ドライバ 帯2とセンスアンプ帯3との交差領域である十字帯6において行なわれる。なお 、図1に示した十字帯6は複数の中からの一例を指し示したものである。この発 明による十字帯6およびその周辺の回路構成を、以下の各実施の形態ごとに説明 する。

[0015]

[実施の形態1]

図2は、実施の形態1における十字帯6およびその周辺の回路構成を示した回路図である。

[0016]

図2に示すように、周辺回路のセンスアンプ帯3は、センスアンプ10と、ビット線分離制御回路20L,20Rと、ビット線イコライザ30L,30Rと、NチャネルMOSトランジスタ41,42とを備え、十字帯6は、センスアンプ活性化回路50と、入出力スイッチ回路60と、LIO線イコライザ70と、VBLプリチャージ回路80と、サブアンプ100とを備える。

[0017]

まず、センスアンプ帯3内の回路構成について詳細に説明する。

センスアンプ10は、ビット線対BLO、/BLOの間に接続され、NチャネルMOSトランジスタ11、12と、PチャネルMOSトランジスタ13、14とを含む。センスアンプ10は、センスアンプ駆動線S2P、S2Nを介して各々与えられる電位により、メモリセル(図示せず)からビット線対BLO、/BLO上に読み出される微小電位差を増幅する。

[0018]

ビット線分離制御回路20Lは、NチャネルMOSトランジスタ21L,22 Lを含み、ビット線分離信号BLI_Lに応じて、ビット線対BL_L,/BL_Lとビット線対BLO,/BLOとを電気的に分離/接続する。ビット線分離制御回路20Rは、NチャネルMOSトランジスタ21R,22Rを含み、ビット線分離信号BLI_Rに応じて、ビット線対BL_R,/BL_Rとビット線対BLO,/BLOとを電気的に分離/接続する。

[0019]

ビット線イコライザ30Lは、NチャネルMOSトランジスタ31L,32L および33Lを含み、ビット線イコライズ信号BLEQ_Lに応じて、ビット線 対BL_L,/BL_Lをプリチャージ電位VBLにイコライズする。ビット線 イコライザ30Rは、NチャネルMOSトランジスタ31R,32Rおよび33 Rを含み、ビット線イコライズ信号BLEQ_Rに応じて、ビット線対BL_R,/BL_Rをプリチャージ電位VBLにイコライズする。なお、プリチャージ電位VBLは、電源電位Vddsは、メモリセルに保持されるHレベル(論理ハイ)のデータ電位である。

[0020]

NチャネルMOSトランジスタ41,42は、コラム選択線CSLからの信号に応じて、ビット線対BLO,/BLOとLIO線対とを電気的に分離/接続する。

[0021]

次に、十字帯6内の回路構成について詳細に説明する。

センスアンプ活性化回路 50 は、 PチャネルMOSトランジスタ 51 とNチャネルMOSトランジスタ 52 とを含み、センスアンプ活性化信号 Z SOP,SONに応じて、センスアンプ駆動線 S 2P,S2Nにそれぞれ電源電位 V d d s,接地電位 G N D を与える。より詳細には、センスアンプ活性化回路 50 は、対応するロウブロックが活性化されてから適当な遅延後にセンスアンプ活性化信号 Z SOP,S0Nがそれぞれ L レベル,H レベルになると、センスアンプ駆動線 S 2P,S2N を電源電位 V d d s,接地電位 G N D にそれぞれ結合する。これに

より、センスアンプ10が活性化される。

[0022]

入出力スイッチ回路60は、NチャネルMOSトランジスタ61,62を含み、センスアンプ帯3のある一本に隣接するロウブロックが活性化された場合に入出力スイッチ信号IOSWがHレベルとなり、そのセンスアンプ帯3の一本に含まれるLIO線対を対応するGIO対に選択的に接続する。

[0023]

LIO線イコライザ70は、PチャネルMOSトランジスタ71を含み、LIO線イコライズ信号ZLIOEQがLレベルの時にLIO線と/LIO線とを短絡して同電位にする。LIO線イコライズ信号ZLIOEQは、コラム選択線CSLの活性タイミングを決めるコラム選択イネーブル信号CDE(図示せず)を起点として生成される。コラム選択イネーブル信号CDEがHレベルの期間には、LIO線イコライズ信号ZLIOEQがHレベルとなり、LIO線対のLIOと/LIOとを電気的に分離する。逆に、コラム選択イネーブル信号CDEがLレベルの期間には、LIO線イコライズ信号ZLIOEQがLレベルとなり、LIO線対のLIOと/LIOとを電気的に接続する。

[0024]

VBLプリチャージ回路80は、NチャネルMOSトランジスタ81,82,83および84を含み、プリチャージ活性化信号S2EQに応じて、センスアンプ駆動線S2P,S2NおよびLIO線対をプリチャージ電位VBLにプリチャージする。より詳細には、センスアンプ帯3のある一本に隣接するロウブロックが非活性の場合にプリチャージ活性化信号S2EQがHレベルとなり、センスアンプ駆動線S2P,S2NおよびLIO線対をプリチャージ電位VBLにプリチャージする。

[0025]

なお、以下の説明において、コラム動作時のGIO線対およびLIO線対のプリチャージ電位は説明上、電源電位Vddsに等しいとする。また、GIO線対は、図1の読出/書込制御回路5においてプリチャージされるものと仮定する。

[0026]

サブアンプ100は、LIO線対の間に接続され、制御信号LAMPEに応じてLIO線対の微小電位差を増幅する。このサブアンプ100は特許文献1の補助リードアンプに対応し、読出/書込制御回路5に階層入出力線を介して読み出されるデータ振幅が小さくなるのを防ぐ目的で設けられている。このサブアンプ100の具体的な回路構成について次に述べる。

[0027]

図3は、実施の形態1におけるサブアンプ100の具体的な回路構成を示した回路図である。

[0028]

図3に示した実施の形態1のサブアンプ100は、互いにクロスカップル接続されたNチャネルMOSトランジスタ101,102と、制御信号LAMPEがゲートに入力されるNチャネルMOSトランジスタ103とを含む。制御信号LAMPEは、読出しまたは書込みコマンドを受けてから一定期間、Hレベルとなる信号である。

[0029]

NチャネルMOSトランジスタ101のドレイン、ゲートには、LIO線、/LIO線がそれぞれ接続され、NチャネルMOSトランジスタ102のドレイン、ゲートには、/LIO線、LIO線がそれぞれ接続される。また、NチャネルMOSトランジスタ101、102の両ソースにはNチャネルMOSトランジスタ103のドレインが接続され、NチャネルMOSトランジスタ103のソースにはセンスアンプ駆動線S2Nが接続される。

[0030]

これまでの説明で述べたように、センスアンプ駆動線S2Nは、センスアンプ帯3のある一本に隣接するロウブロックが活性化された場合に接地電位GND、非活性の場合にプリチャージ電位VBLとなる。すなわち、NチャネルMOSトランジスタ103のソースにセンスアンプ駆動線S2Nを接続することによって、ロウブロックひいては隣接するセンスアンプ帯3の一本における活性/非活性の情報をサブアンプ100に反映させることが可能となる。

[0031]

上記の接続により、センスアンプ帯3のある一本に隣接するロウブロックが非活性の場合、仮に制御信号LAMPEがHレベルとなっても、センスアンプ駆動線S2NおよびLIO線対がともにプリチャージ電位VBLであるため、NチャネルMOSトランジスタ101,102のゲートーソース間電圧Vgsは0Vとなり、サブアンプ100は動作しない。

[0032]

つまり、NチャネルMOSトランジスタ103のソースにセンスアンプ駆動線 S2Nを接続することによって、ロウブロックの活性化を伝える信号を供給する ための回路構成を追加しなくとも、センスアンプ帯3のある一本に隣接するロウ ブロックが活性化された場合にのみサブアンプ100を動作させることが可能と なる。

[0033]

上記の効果は、新たなトランジスタを加えることなく達成することができる。 また、センスアンプ駆動線S2Nは元々センスアンプ帯3に存在するため、上記 の効果を得るための新たな配線を必要としない。したがって、サブアンプ100 の省面積化が可能となる。

[0034]

次に、サブアンプ100の活性化タイミングを制御する制御信号LAMPEの 具体的な発生手順について述べる。

[0035]

図4は、コラムデコーダ4および制御信号LAMPEを発生させる制御信号発生回路500の具体的な回路構成を示した回路図である。

[0036]

図4に示すように、コラムデコーダ4は、NANDゲート401,403と、インバータ402,404とを含み、制御信号発生回路500は、遅延回路501と、インバータ502,503とを含む。制御信号発生回路500は、図1の読出/書込制御回路5における回路構成の一部である。

[0037]

NANDゲート401は、コラム選択イネーブル信号CDEおよびプリデコー

ド信号AYOが入力され、出力がインバータ402の入力に接続される。NANDゲート403は、インバータ402からの出力およびプリデコード信号AY1が入力され、出力がインバータ404の入力に接続される。インバータ404の出力がコラム選択線CSLへと接続される。

[0038]

一方、コラム選択イネーブル信号CDEは遅延回路501にも入力され、出力がインバータ502に入力される。インバータ503には、インバータ502の出力が入力され、サブアンプ100の活性化タイミングを制御する制御信号LAMPEが出力される。

[0039]

図5は、制御信号LAMPEの発生を説明するためのタイミング図である。

図5に示すように、プリデコード信号AYO, AY1は、コラム選択イネーブル信号CDEがHレベルの期間を包含するタイミングで確定する信号であり、コラム選択イネーブル信号CDEが時刻t1に立上り、時刻t3に立下るのに同期して、コラム選択線CSLの活性/非活性タイミングが定まる。

[0040]

データを読出す際、コラム選択線CSLが活性化されることにより、センスアンプ10によって増幅されたデータ信号がLIO線対に読み出される。こうしてサブアンプ100の感度およびオフセット以上にLIO線対の電位差が拡大し、サブアンプ100が活性化されるまでの所要時間は、基準電圧および周囲温度が安定していれば一定である。

[0041]

そこで上記の所要時間を考慮して、図5に示すように、制御信号LAMPEの活性タイミングは、コラム選択イネーブル信号CDEの活性タイミングから一定時間遅延した時刻t2に立上り、時刻t4に立下る。

[0042]

これまで説明してきた制御信号LAMPEの具体的な発生手順はデータ読出し時に関するものであったが、データ書込み時にデータ読出し時とは異なる制御信号LAMPEの活性タイミングを設定する必要がある場合は、図4の遅延回路5

01の遅延量を読出/書込で切替える機構を新たに備えればよい。

[0043]

以上のように、実施の形態1によれば、サブアンプ100のNチャネルMOSトランジスタ103のソースにセンスアンプ駆動線S2Nを接続することによって、この発明による半導体記憶装置の省面積化を達成しつつ、読出/書込制御回路5に階層入出力線を介して読み出されるデータ振幅が小さくなるのを防ぐことができる。

[0044]

[実施の形態2]

実施の形態1のサブアンプ100は、LIO線対の微小電位差を増幅するように構成および配置されていた。

[0045]

しかし、メモリセルアレイ内の階層入出力線全体の寄生抵抗・容量のうちGI 〇線対の配線抵抗・容量が支配的である場合、たとえば読出し時に、センスアン プ10から読出されたデータによってLIO線対に生じる電位差は短時間で十分 大きくなるが、それが伝達されてGIO線対に十分な電位差が生じるまでには非 常に時間がかかる。この場合、サブアンプ100が読出/書込制御回路5に階層 入出力線を介して読み出されるデータ振幅の低減を防ぐ効果は薄くなる。

[0046]

また、読出し動作時にのみサブアンプ100を活性化させるため、GIO線対の電位差を短時間でいかに大きくとれるかが重要である。そのため、入出力スイッチ回路60のNチャネルMOSトランジスタ61,62によるオン抵抗に起因した電圧降下を考えると、サブアンプ100のようにLIO線対の電位差を増幅するのは不利となる。これらの問題を解決するための十字帯6およびその周辺の回路構成を、実施の形態2において説明する。

[0047]

図6は、実施の形態2における十字帯6およびその周辺の回路構成を示した回路図である。

[0048]

図6に示す実施の形態2の十字帯6およびその周辺の回路構成は、サブアンプ100が、構成および配置の異なるサブアンプ100Aに置き換えられた点で、図2に示す実施の形態1の十字帯6およびその周辺の回路構成と異なる。このサブアンプ100Aの具体的な回路構成について次に述べる。

[0049]

図7は、実施の形態2におけるサブアンプ100Aの具体的な回路構成を示し た回路図である。

[0050]

図7に示した実施の形態2のサブアンプ100Aは、NチャネルMOSトランジスタ101,102のドレインに、LIO線,/LIO線ではなく、GIO線,/GIO線がそれぞれ接続された点で、実施の形態1のサブアンプ100と異なる。

[0051]

電位差が比較的大きくとれるLIO線対をNチャネルMOSトランジスタ10 1,102のゲートに接続することにより、NチャネルMOSトランジスタ10 1,102のコンダクタンス差を大きくとることができる。サブアンプ100A は、このコンダクタンス差をGIO線対から引き抜かれる電荷量に直接反映させ ることができ、入出力スイッチ回路60のNチャネルMOSトランジスタ61, 62によるオン抵抗の影響を回避することができる。

[0052]

以上のように、実施の形態2によれば、サブアンプ100AのNチャネルMOSトランジスタ101,102のドレインにGIO線,/GIO線をそれぞれ接続することによって、この発明による半導体記憶装置の省面積化を達成しつつ、 読出/書込制御回路5に階層入出力線を介して読み出されるデータ振幅が小さくなるのをより効果的に防ぐことができる。

[0053]

[実施の形態3]

図8は、実施の形態3における十字帯6およびその周辺の回路構成を示した回 路図である。

[0054]

図8に示す実施の形態3の十字帯6およびその周辺の回路構成は、サブアンプ100Aおよび入出力スイッチ回路60が、両者の機能を一体化したサブアンプ+入出力スイッチ回路200に置き換えられた点で、図6に示す実施の形態2の十字帯6およびその周辺の回路構成と異なる。このサブアンプ+入出力スイッチ回路2000具体的な回路構成について次に述べる。

[0055]

図9は、実施の形態3におけるサブアンプ+入出力スイッチ回路200の具体的な回路構成を示した回路図である。

[0056]

図9に示した実施の形態3のサブアンプ+入出力スイッチ回路200は、実施の形態2と同一のサブアンプ100A、および入出力スイッチ回路60aを備える。入出力スイッチ回路60aは、NANDゲート61aと、インバータ62aと、トランスファゲート63a,64aとを含む。

[0057]

NANDゲート61aは、入出力スイッチ信号IOSWおよび制御信号LAMPEが入力され、出力信号IOEがインバータ62aに入力される。インバータ62aの入出力はトランスファゲート63a,64aに入力される。なお、実施の形態3において、制御信号LAMPEは、読出しコマンドを受けた場合のみHレベルになるものとする。

[0058]

図10は、サブアンプ+入出力スイッチ回路200における入出力スイッチ回路60aの動作を説明するためのタイミング図である。

[0059]

図10に示すように、入出力スイッチ信号IOSWがHレベルのとき、時刻 t0において制御信号LAMPEがHレベルになると、NANDゲート 61a0出力信号IOEはHレベルとなる。出力信号IOEは、そのままトランスファゲート 63a, 64aに入力されるとともにインバータ 62aを経てLレベルとなった信号もトランスファゲート 63a, 64aに入力され、LIO線対とGIO線

対とは電気的に遮断される。

[0060]

その結果、センスアンプ10から見た階層入出力線による負荷はLIO線対の みとなるため、LIO線対の電位差は非常に大きくなる。これにより、サブアン プ100AのNチャネルMOSトランジスタ101と102との駆動能力比が非 常に大きくなり、結果としてGIO線対に現れる電位差も非常に大きくなる。

[0061]

なお、データ書込み時には制御信号LAMPEがLレベルであるため、NANDゲート61aの出力信号IOEはLレベルとなり、LIO線対とGIO線対とは電気的に接続される。その結果、読出/書込制御回路5からGIO線対を経由して伝達されたデータがセンスアンプ10に送られ、データの書込みが行なわれる。

[0062]

入出力スイッチ回路60aでは、入出力スイッチ信号IOSWに加えて制御信号LAMPEを用いてLIO線対とGIO線対との電気的遮断/接続を制御したが、この制御信号LAMPEよりも速いタイミングの制御信号CDEDを発生させて、制御信号LAMPEに代えることも考えられる。

[0063]

図11は、制御信号CDEDを発生させる制御信号発生回路300の回路構成を示した回路図である。

[0064]

図11に示すように、制御信号発生回路300は、NANDゲート301と、インバータ302とを含む。NANDゲート301は、信号RZWおよびコラム選択イネーブル信号CDEが入力され、出力がインバータ302の入力に接続される。インバータ302の出力が制御信号CDEDとなる。なお、信号RZWは、読出し時のみHレベルとなり、書込み時およびコラム系が非活性の時にはLレベルとなる信号である。

[0065]

上記の構成により、制御信号CDEDは、コラム選択線CSLの活性タイミン

グを決めるコラム選択イネーブル信号CDEから2段しか遅延しない。そのため、制御信号LAMPEの代わりに制御信号CDEDを用いることにより、ビット線対BLO,/BLOとLIO線対とが電気的に接続された時点で、実質的にLIO線対とGIO線対とを電気的に遮断することが可能となる。

[0066]

したがって、制御信号LAMPEがHレベルとなる前にLIO線対の電位差が 大きくなり、制御信号LAMPEを用いた場合よりも速くGIO線対の電位差が 大きくなる。

[0067]

以上のように、実施の形態3によれば、サブアンプ100Aと入出力スイッチ回路60との機能を一体化し、読出しコマンドを受けてHレベルとなる制御信号LAMPEを用いることによって、この発明による半導体記憶装置の省面積化を達成しつつ、読出/書込制御回路5に階層入出力線を介して読み出されるデータ振幅が小さくなるのをより効果的に防ぐことができる。

[0068]

また、制御信号LAMPEの代わりにコラム選択イネーブル信号CDEとタイミングの近い制御信号CDEDを用いることによって、制御信号LAMPEを用いた場合よりも速くGIO線対の電位差を大きくできる。

[0069]

なお、これまで述べてきた実施の形態では、入出力が共通である階層入出力線を介してデータが読み出される場合について説明したが、これは一例に過ぎず、 入出力が分離された入出力線(データ線)の出力側からデータが読み出される場合にも、この発明の半導体記憶装置は適応可能である。

[0070]

今回開示された実施の形態はすべての点で例示であって制限的なものではない と考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更 が含まれることが意図される。

[0071]

【発明の効果】

以上のように、この発明によれば、半導体記憶装置の省面積化を達成しつつ、 読出/書込制御回路にデータ線を介して読み出されるデータ振幅が小さくなるの を防ぐことができる。

【図面の簡単な説明】

- 【図1】 この発明によるDRAMの主要部を概略的に示した図である。
- 【図2】 実施の形態1における十字帯6およびその周辺の回路構成を示した回路図である。
- 【図3】 実施の形態1におけるサブアンプ100の具体的な回路構成を示した回路図である。
- 【図4】 制御信号LAMPEを発生させるための具体的な回路構成を示した回路図である。
 - 【図5】 制御信号LAMPEの発生を説明するためのタイミング図である
- 【図6】 実施の形態2における十字帯6およびその周辺の回路構成を示した回路図である。
- 【図7】 実施の形態2におけるサブアンプ100Aの具体的な回路構成を 示した回路図である。
- 【図8】 実施の形態3における十字帯6およびその周辺の回路構成を示した回路図である。
- 【図9】 実施の形態3におけるサブアンプ+入出力スイッチ回路200の 具体的な回路構成を示した回路図である。
- 【図10】 サブアンプ+入出力スイッチ回路200における入出力スイッチ回路60aの動作を説明するためのタイミング図である。
- 【図11】 制御信号CDEDを発生させる制御信号発生回路300の回路 構成を示した回路図である。

【符号の説明】

1 基本マット、2 サブワード線ドライバ帯、3 センスアンプ帯、4 コ ラムデコーダ、5 読出/書込制御回路、6 十字帯、10 センスアンプ、2


特2003-018366

OL, 20R ビット線分離制御回路、30L, 30R ビット線イコライザ、41, 42, 101, 102, 103 NチャネルMOSトランジスタ、50センスアンプ活性化回路、60, 60a 入出力スイッチ回路、61a, 301, 401, 403 NANDゲート、62a, 402, 302, 404, 502, 503 インバータ、63a, 64a トランスファゲート、70 LIO線イコライザ、80 VBLプリチャージ回路、100, 100A サブアンプ、200 サブアンプ+入出力スイッチ回路、300, 500 制御信号発生回路、501 遅延回路。


【書類名】

図面

【図1】




【図2】




【図3】


100



【図4】











【図6】




【図7】

100A




【図8】





【図9】

200



【図10】






———→ 時刻 t

【図11】

<u>300</u>



【書類名】

要約書

【要約】

【課題】 省面積化が可能な半導体記憶装置を提供する。

【解決手段】 NチャネルMOSトランジスタ103のソースにセンスアンプ駆動線S2Nを接続することによって、仮に制御信号LAMPEがHレベルとなっても、センスアンプ駆動線S2NおよびLIO線対がともにプリチャージ電位VBLであるため、NチャネルMOSトランジスタ101,102のゲートーソース間電圧Vgsは0Vとなり、サブアンプ100は動作しない。したがって、ロウブロックの活性化を伝える信号を供給するための回路構成を追加する必要がなくなり、半導体記憶装置が省面積化される。

【選択図】

図3

出願人履歴情報

識別番号

[000006013]

1. 変更年月日 1990年 8月24日

[変更理由]

新規登録

住 所

東京都千代田区丸の内2丁目2番3号

氏 名

三菱電機株式会社